C and MATLAB implementation for Polar encoding and decoding
来自 https://opencores.org/ 的FFT IP 核。
Xilinx FPGA PCIe 保姆级教程 ——基于 PCIe XDMA IP核
Verilog编写的高性能整数除法器,具有参数化配置位宽、迭代加速、结果锁存等特性,带有仿真脚本
纯verilog构建异步fifo,附带仿真脚本。读写端口各有一组时钟、读写使能、读写端口、满空指示、fifo使用量。源码结构清晰,注释完备,易于理解。